This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

DIALOG(R) File 352: DERWENT WPI (c) 1998 Derwent Info Ltd. All rts. reserv. 004520618 WPI Acc No: 86-023962/198604 Related WPI Acc No: 86-023961; 86-023963; 93-333187; 93-354940; 94-95-055647; 95-176035; 95-176086; 95-279007; 95-279008; 95-287105; 96-131689; 96-169179; 97-408799; 97-412902; 98-227034; 98-227035 XRPX Acc No: N86-017447 Thin film IGFET mfr. - includes recrystallising source and drain regions, by means of irradiation Patent Assignee: SEMICONDUCTOR ENERGY LAB (SEME) Inventor: YAMAZAKI S Number of Countries: 002 Number of Patents: 004 Patent Family: Patent No Kind Date Applicat No Kind Date Main IPC Week 198604 B JP **60245173** A 19851204 JP 84100251 A 19840518 US 5313077 A 19940517 US 85735697 A 19850520 H01L-045/00 199419 US 88153477 A 19880203 US 90520756 A 19900509 US 91687745 A 19910419 US 9354842 A 19930430 US 5315132 A 19940524 US 85735697 A 19850520 H01L-029/04 199420 US 88153477 A 19880203 US 90520756 A 19900509 US 91707178 A 19910524 US 92885643 A 19920519

US 92987179 A 19921208

US 5543636 A 19960806 US 85735697 A 19850520 H01L-029/04 199637

> US 88153477 A 19880203 US 90520756 A 19900509 US 91707178 A 19910524 US 92885643 A 19920519 US 92987179 A 19921208 US 94214494 A 19940318 US 95425455 A 19950420 US 95473953 A 19950607

Priority Applications (No Type Date): JP 84100251 A 19840518; JP 84100250 A 19840518; JP 84100252 A 19840518

Patent Details:

Patent Kind Lan Pg Filing Notes Application Patent

JP 60245173 A 10 US 85735697 US 5313077 A 10 Cont of US 88153477 Cont of US 90520756 Div ex US 91687745 Cont of Cont of US 4959700 US 85735697 US 5315132 A 11 Cont of US 88153477 Div ex US 90520756 Cont of Div ex US 91707178 US 92885643 Div ex US 4959700 Div ex US 5142344 Div ex US 85735697 US 5543636 A 12 Cont of Div ex US 88153477 US 90520756 Cont of US 91707178 Div ex US 92885643 Div ex US 92987179 Div ex US 94214494 Cont of US 95425455 Div ex US 4959700 Div ex US 5142344 Div ex US 5315132 Div ex

Abstract (Basic): US 5142344 A

Insulated gate field effect transistor comprise a) a semiconductor layer on an insulating surface of a substrate; b) a source and drain regions on a); c) a channel region defined between regions b) in a); and d) crystallised regions which are provided in a) and extend from the regions b) to c), respectively. Regions d) define between them a low-crystallisation region having a lower deg. of crystallisation than that of d), and low-crystallisation region is in c). Pref. d) extend down to the insulating surface; or extend vertically and do not extend down to the insulating surface.

ADVANTAGE - High OFF characteristic w.r.t. a conventional FET which has the semiconductor layer formed of the non-single-crystal semiconductor. (Dwg.1/5)

Title Terms: THIN; FILM; IGFET; MANUFACTURE; RECRYSTALLISATION;

SOURCE; DRAIN; REGION; IRRADIATE Derwent Class: L03; U11; U12; U14

International Patent Class (Main): H01L-029/04; H01L-045/00

International Patent Class (Additional): H01L-021/32; H01L-027/02;

H01L-029/00; H01L-029/10; H01L-029/78

File Segment: CPI; EPI

⑩ 日本国特許庁(JP)

① 特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭60-245173

@Int Cl.⁴

.

識別記号

庁内整理番号

❸公開 昭和60年(1985)12月4日

H 01 L 29/78 // H 01 L 21/324 8422-5F 6603-5F

審査請求 有 発明の数 1 (全4頁)

絶縁ゲイト型半導体装置

②特 願 昭59-100251

@出 願 昭59(1984)5月18日

⑩発 明 者 山 崎

舜 平

東京都世田谷区北烏山7丁目21番21号 株式会社半導体エ

ネルギー研究所内

の出 願 人 株式会社 半導体エネ

東京都世田谷区北烏山7丁目21番21号

ルギー研究所

明 細 鸖

1.発明の名称

絶縁ゲイト型半導体装置

- 2.特許請求の範囲
 - 1. 絶縁ゲイト型電界効果トランジスタのチャネル形成領域は水素またはハロゲン元素が体に 隣接するソースおよびドレインを構成に 隣接するソースおよびドレインを構成に 対の不純物領域は前記非単結晶半導体よ の お晶化が助長されて設けられ、かつ該結晶化 が助長されて設けられ、前記ゲイト型 極下のチャネル形成領域の内部にわたって 設けられたことを特徴とする絶縁ゲイト型半導体装置。
 - 2. 特許請求の範囲第1項において、水素または ハロゲン元素が1原子%以上の濃度に添加されたチャネル形成領域は非単結晶半導体と該 半導体に比べて結晶化が助長されて設けられ た半導体とにより設けられたことを特徴とす る絶縁ゲィト型半導体装置。

3. 発明の詳細な説明

「産業上の利用分野」

本発明は半導体集積回路、液晶表示パネル等に 用いられる絶縁ゲイト型電界効果半導体装置(以下IGFという)に関する。

「従来の技術」

単結晶珪素を用いたIGF は広く半導体分野に用いられている。その代表例は本発明人の発明になる特公昭50―1986「半導体装置およびその作製方法」である。しかしチャネル形成領域を単結晶半導体を用いるのではなく、水素またはハロゲン元素が1原子%以上の濃度に添加された非単結晶半導体により設けられたIGF は本発明人の出願により設けられたIGF は本発明人の出願による特願昭53-124021「半導体装置およびその作製方法」(昭和53年10月7日出願)がその代表例である。

かかる水素またはハロゲン元素が添加された半 導体特に珪素半導体がチャネル形成領域に用いられたIGFは、オフ電流が従来より公知の単結晶半 導体を用いた場合に比べて10°~10°分の1も小

(2)

しかし他方、かかるIGF においては、ソース、ドレインの作製をCVD 法(プラズマCVD 法を含む)により薄膜のディポジッションにより行うのではなくイオン注入等により添加し、かつその添加物を400 で以下の水素またはハロゲン元素が脱気し

(3)

「作用」

その結果、本発明のIGF の構造は、ソース、ドレイン、特にドレインの接合耐圧を単結晶半導体と同様に高くすることができ、従来のアモルファス半導体を含む薄膜トランジスタに比べ20V 近くも向上させることができた。加えてゲイト電極が基板上のチャネル形成領域を構成する非単結晶半導体の上方に設けられ、かつこの半導体の光学的

ない温度範囲でアニールにより活性のドナーまた はアクセプタとしなければならない。

加えて、ソース、ドレイン、特にドレインとチャネル形成領域との間での逆耐圧の向上が求められている。

「問題を解決するための手段」

(4)

以下に実施例により本発明を説明する。 「実施例1」

基板(1) として第1図(A) に示すごとく、厚さ 1.1 mm の石英ガラス基板10 cm×10 cmを用いた。この上面に、シラン(Si H ·) のプラズマCVD(高周波数 13.56 MHz、基板温度210 で) により水素が1原子%以上の濃度に添加されたアモルファス構造を含む非単結晶半導体(2) を0.2 μの厚さに形成した。さらにこの上面に光CVD 法により窒化珪素膜(3)をゲィト絶縁膜として積層した。即ちSi zH · とアンモニアまたはヒドラジンとの反応(2537 A の波

(6)

長を含む低圧水銀灯、基板温度250 で)により、 Si,N。を水銀増感法を用いることなしに1000人の 厚さに作製した。

この後、IGF を形成する領域(5) を除く他部をプラズマエッチング法により除去した。 反応はCF。+0±(5%)で13.56MHz、室温で行った。 このゲイト 選議膜上にN・の導電型の微結晶または多結晶半体を0.3 μの厚さに積層した。 このN・の半導体膜をレジスト(6) を用いてフォトエッチングイトを限をした後、このレジストとN・半導体のゲイトををは(4) とをマスクとしてソース、ドレインとなる領域にイオン注入法により1×10^{**}cm^{-**}の優に 第1図(B) に示すごとくリンを添加し、一対の不 純物領域(7)、(8) を形成した。

さらにこの基板全体に対し、ゲイト電極のレジストを除去した後、強光(10)の光アニールを行った。即ち、超高圧水銀灯(出力5KW,被長250~600 nm. 光径15mm φ, 長さ180mm)に対し裏面側は放物面の反射鏡を用い前方に石英のシリンドリカルレンズ(焦点距離150cm,集光部巾2mm,長さ180mm)に

(7)

はゲイト電極の端部(16)、(16')よりもチャネル形成領域内側にわたって設けられている。かくのごとく、N(7)、(8)— I(2)接合界面(17)、(17')が結晶化領域内部に設けられているため、逆パイアスに対し接合の破壊電圧が大きくなり高耐圧IGPを作ることができた。このI型半導体内の結晶化半導体の領域の程度は光アニールの走査スピード、強度(照度)によって決めることができる。

図面においては、この第1図(B) の工程の後、PIQ を全面に2μの厚さにコートし、さらに電極穴(13)(13') に形成した後、アルミニュームのオームコンタクトおよびそのリード(14)、(14')を形成している。この2層目の(14)、(14')の形成の際、ゲイト電極(4) と連結してもよい。

この光アニールの結果、不純物領域のシート抵抗が光照射前の $4 \times 10^{-3} (\Omega_{CB})^{-1}$ より $1 \times 10^{-3} (\Omega_{CB})^{-1}$ といては、光照射アニールの後の電気伝導度特性の変化により明らかにすることができた。

さらにそのドレイン耐圧は第2図曲線(21)に示されるごとく、チャネル形成領域の長さが10μの

より線状に照射部を構成した。この照射部に対し基板の照射面を5~50cm/分の速度例えば10cm/分の速さで走査(スキャン)し、基板10cm×10cmの全面に強光が照射されるようにした。

かくするとゲイト電極部はゲイト電極側にリンが多量に添加されているため、この電極は十分光を吸収し多結晶化した。また不純物領域(7),(8) は一度溶融し再結晶化することにより走査する方向即ちX方向に溶融、再結晶がシフト(移動)させた。その結果単に全面に均一に加熱または光明するのみに比べ、成長機構が加わるため結晶粒径を大きくすることができた。

この強光アニールにより多結晶化した領域を、不純物領域の外側の全領域にまで及ぼしめた。このため図面に示されるごとく、その底面は基板(1)上にまで至り、破線(11),(11')に示したごとく、不純物領域(7),(8)の接合界面(17),(17')よりもチャネル形成領域に0.3~3 μの深さにわたって設けられ、モホロジ的な界面(15),(15')はゲイト電極下に設けられている。即ちその端部(15)(15')

(8)

場合、チャネル巾が1 mm の条件下において、60V まで作ることができた。これはゲイト電圧 $V \circ \circ = 10V$ とした時の条件である。

これはこの接合領域がアモルファス構造の従来 より公知の薄膜トランジスタにおいては、30~50 V と大きくばらつくことを考えると、大きな進歩 であった。

「効果」

本発明は下側から漸次被膜を形成し加工するという製造工程を採用したため、大面積大規模集積化を行うことが可能になった。そのため大面積例えば30cm×30cmのパネル内に500×500ケのIGFの作製すらも可能とすることができ、液晶表示素子の制御用IGFとして応用することができた。

光アニールプロセスにより多結晶化または単結晶化した半導体をチャネル形成領域にまで延在させた。このためドレイン耐圧を従来より20V以上向上させることができるようになった。

この光アニールを紫外線で行うため、半導体の 表面より内部方向への結晶化を助長させた。この

(10)

ため十分に多結晶化または単結晶化した衷面近傍 の不純物領域へチャネル形成領域におけるゲイト 絶縁膜のごく近傍に流れる電流制御を支障なく行 うことが可能となった。

基板として単結晶半導体をまったく用いていない。このため光照射アニール工程に際し、チャネル形成領域のソース、ドレインより離れた内部はまったく何等の影響を受けず非単結晶半導体の状態を保持できる。そのためオフ電波を単結晶半導体の1/10°~1/10°にすることができた。

ゲイトを作った後ソース、ドレインを光アニールで作製するため、ゲイト絶縁物界面に汚物が付着することがなく特性が安定していた。

さらに従来より公知の方法に比べ、基板材料として石英ガラスのみならず任意の基板であるソーダガラス、耐熱性有機フィルムをも用いることができる。

異種材料界面であるチャネル形成領域を構成する半導体―ゲィト絶縁物―ゲィト電極の形成と同一反応炉内でのプロセスにより、大気に触れさせ

(11)

ることなく作り得るため、界面単位の発生が少な いという特長を有する。

なお本発明において、チャネル形成領域の非単結晶半導体の酸素、炭素および窒素のいずれもが 5 × 10 ** c m - 3 以下の不純物濃度であることが好ましい。即ちこれらが従来公知のIGP においてはチャネル層に1~3 × 10 ** c m - 3 以下の電流した。アモルファス珪素半導体を用いる4 フラインによった。アモルファス珪素半導体を用いる4 フライン は、キャリア特にホールのもつライフにイムが短くなり、特性が本発明が有する4 大クロ電流しか流れない。加えてヒステリシス特性を1 ** p で で は、また他方酸素を5 × 10 ** c m の 電圧においてもヒステリシスの存在が観察でれてしまった。 3 × 10 ** V/c m の 電圧においてもヒステリシスの存在が観察されなかった

4.図面の簡単な説明

第1図は本発明の絶縁ゲイト型電界効果半導体 装置の製造工程の縦断面図を示す。

第2図はドレイン電流―ドレイン電圧の特性を 示す。

(12)



